在verilog语言中下面哪个符号不能用作设计源文件或约束文件里的注释符号？

大学网课 2022-08-31 12:52:51 已帮助人

在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？

A．//

B．*

C．/*和*/

D．#

在verilog语言中下面哪个符号不能用作设计源文件或约束文件里的注释符号？

热搜：语言能力的证据有符号能力,发音器官

回答

共1条回复

*