已知某verilog仿真测试文件时钟信号描述如下： parameter PERIOD = 10; always begin CLK = 1'b0;

大学网课 2022-08-31 20:09:10 已帮助人

已知某verilog仿真测试文件时钟信号描述如下： parameter PERIOD = 10; always begin CLK = 1"b0; #（PERIOD/2) CLK = 1"b1; #（PERIOD/2); end 且该verilog文件顶部有如下代码：`timescale 1us / 1ns，则模拟仿真时钟周期是

A．10us

B．10ns

C．10ps

D．1ns

E．1ps

F．1us

已知某verilog仿真测试文件时钟信号描述如下： parameter PERIOD = 10; always begin CLK = 1'b0;

热搜：回波损耗是测量测试信号幅度和电缆反射信号

回答

共1条回复

10us

已知某verilog仿真测试文件时钟信号描述如下： parameter PERIOD = 10; always begin CLK = 1'b0;

回答

相关问题