已知时钟信号clkin的频率为50MHz的方波信号下面程序中clk1信号的占空比为40% module function（rs
已帮助 人
已知时钟信号clkin的频率为50MHz的方波信号下面程序中clk1信号的占空比为40% module function（rst, clkin, clk1); input clkin, rst; output clk1; reg[2:0] m, n; reg clk1; always @（posedge clkin) begin if（!rst) begin clk1<=0; m<=0; end else begin if（m==9) m<=0; else m<=m+1; if（m<5) clk1<=1; else clk1<=0; end end endmodule
回答
共1条回复-
20MHz