已知时钟信号clk的频率为50MHz 下列程序的逻辑功能为（）。 always @（posedge clk or negedge nrese

大学网课 2022-08-12 07:47:41 已帮助人

已知时钟信号clk的频率为50MHz，下列程序的逻辑功能为（）。 always @（posedge clk or negedge nreset) begin if（!nreset) begin per_count = 0; clk0 = 0; end else begin if（per_count<6250000) per_count=per_count+1; else begin per_count = 0; clk0=!clk0; end end end

A．8Hz分频器

B．4Hz分频器

C．移位寄存器型计数器

D．循环译码器

已知时钟信号clk的频率为50MHz 下列程序的逻辑功能为（）。 always @（posedge clk or negedge nrese

热搜：主频是指cpu和芯片组的时钟频率和工作频率

回答

共1条回复

4Hz 分频器

已知时钟信号clk的频率为50MHz 下列程序的逻辑功能为（）。 always @（posedge clk or negedge nrese

回答

相关问题